

Table des matières

CHAPITRE I: Introduction à la Microélectronique

<i>1 La microélectronique</i>	<i>1</i>
<i>1.1 Description d'un circuit intégré</i>	<i>2</i>
<i>1.2 Evolution des circuits intégrés.....</i>	<i>3</i>
<i>2 Miniaturisation.....</i>	<i>5</i>
<i>3 Interêt des circuits intégrés.....</i>	<i>6</i>
<i>4 Réalisation des circuits intégrés</i>	<i>7</i>
<i>4.1 La fabrication.....</i>	<i>8</i>
<i>4.2 La conception des C.I</i>	<i>10</i>
<i>5 Perspectives de la miniaturisation</i>	<i>16</i>
<i>Exercices.....</i>	<i>17</i>
<i>Solutions</i>	<i>17</i>

CHAPITRE II: Le transistor MOS

<i>1 Introduction.....</i>	<i>18</i>
<i>2 Le transistor M.O.S.....</i>	<i>19</i>
<i>3 Le modèle interrupteur</i>	<i>20</i>
<i>3.1 Fonctionnement du transistor MOS</i>	<i>21</i>
<i>3.2 Porte de transmission</i>	<i>22</i>
<i>4 Structure générale des circuits CMOS</i>	<i>22</i>
<i>5 Fonctions combinatoires CMOS</i>	<i>24</i>
<i>5.1 Assemblage série de transistors NMOS reliés à la masse:</i>	<i>24</i>
<i>5.2 Assemblage parallèle de transistors NMOS reliés à la masse.....</i>	<i>24</i>
<i>5.3 Assemblage série de Transistors PMOS reliés à l'alimentation.....</i>	<i>25</i>
<i>5.4 Assemblage parallèle de transistors P reliés à l'alimentation.....</i>	<i>25</i>

5.5 La Porte NAND :.....	25
5.6 La Porte NOR:.....	26
5.7 Généralisation.....	27
5.8 Fonction combinatoire quelconque	28
6 <i>Les portes en cascade</i>	29
7 <i>La bascule D.....</i>	30
<i>Exercices</i>	32
<i>Solutions</i>	34

CHAPITRE III: Fabrication des circuits intégrés

1 <i>Réalisation des tranches de silicium.....</i>	39
1.1 Traitement du sable	39
1.2 Raffinage du silicium	39
1.3 Obtention de la structure cristalline.....	39
1.4 Traitement des lingots	40
2 <i>Traitement des tranches</i>	40
2.1 Dépôt métallique	41
2.2 Dopage.....	41
2.3 Epitaxie	42
2.4 Oxydation.....	42
3 <i>Photolithographie</i>	43
3.1 Dépôt de la résine	43
3.2 Insolation.....	43
3.3 Développement	44
3.4 Gravure	44
3.5 Elimination de la résine	45
3.6 Un procédé lithographique complet	45
4 <i>Fabrication de transistors MOS.....</i>	46
4.1 Transistor à grille métallique.....	46
4.2 Transistor à grille silicium (auto alignée)	46
5 <i>Differentes technologies.....</i>	47
6 <i>Salles blanches.....</i>	48
7 <i>Le test des C.I.....</i>	49
8 <i>Rendement de fabrication des C.I.....</i>	49

9 Catégories des C.I.....	50
9.1 Les circuits sur mesure ou (full custom).....	50
9.2 Prédiffusés	50
9.3 Les circuits configurables.....	51
Exercices.....	53
Solutions	54

CHAPITRE IV: Le dessin des masques

1 Dessin de masques ou schéma physique	55
1.1 Règles d'interconnexions.....	55
1.2 Quelques exemples.....	58
2 Dessin des masques régulier.....	60
2.1 Règle de collage	60
2.2 Règle des angles.....	60
2.3 Règle des entrées	60
2.4 Règle de la bande de diffusion ou d'active	61
2.5 Règle d'interconnexion entre portes (routage)	61
2.6 Quelques exemples.....	61
3 Dessin de portes complexes.....	63
4 Dimensions minimales d'un dessin	64
4.1 Règles de dimensions	65
4.2 Règles d'espacement.....	65
4.3 Règles de recouvrement.....	65
4.4 Méthodologie de dessin.....	66
4.5 Exemple : dessin d'un inverseur	66
5 Dessin de circuits composés de plusieurs portes	67
5.1 Exemple du comparateur 1 bit	67
5.2 Exemple du comparateur quatre bits	69
6 Applications	70
6.1 L'addition	70
6.2 La soustraction.....	73
6.3 La multiplication.....	74
Exercices.....	78
Solutions	79

CHAPITRE V: Optimisation des performances des circuits CMOS

1	<i>Introduction</i>	88
2	<i>Modèle RC des transistors MOS</i>	90
2.1	Les transistors	90
2.2	Les interconnexions	91
2.3	La capacité de sortie d'une cellule Csortie :	91
3	<i>Délai de propagation</i>	92
3.1	Définition	92
3.2	Estimation du délai d'un assemblage en série de transistors	93
3.3	Estimation du délai d'une porte	94
3.4	Estimation du délai d'un circuit	95
3.5	Optimisation du délai d'un circuit	97
4	<i>La consommation d'énergie</i>	99
5	<i>Influence de la miniaturisation sur les performances</i>	100
5.1	Réduction de l'échelle avec réduction de la tension	101
5.2	Réduction de l'échelle à tension constante	101
<i>Exercices</i>		102
<i>Solutions</i>		104

CHAPITRE VI: Logiques CMOS

1	<i>La logique complémentaire</i>	106
2	<i>La logique proportionnelle</i>	106
3	<i>La logique dynamique</i>	108
4	<i>La logique domino</i>	111
5	<i>La logique à base de portes de transmission</i>	111
6	<i>Applications</i>	116
6.1	Réalisation de circuits complexes avec des multiplexeurs	116
6.2	L'unité arithmétique et logique (UAL)	119
6.2.1	UAL première version	119
6.2.2	UAL deuxième version	121
<i>Exercices</i>		125
<i>Solutions</i>		127

CHAPITRE VII: Les Circuits à Mémoire

1	<i>Les bascules</i>	131
1.1	Les bascules dynamiques	131
1.2	Les bascules statiques	132
1.3	Problème de transparence des bascules.....	132
1.4	Dessin des masques d'une bascule à niveau	134
1.5	Dessin des masques d'une bascule à front	134
2	<i>Les registres</i>	135
2.1	Registre à 4 entrées parallèles	135
2.2	Registre série ou à décalage	135
3	<i>Transferts de registres</i>	135
3.1	Transfert de registres directs.....	135
3.2	Transfert de registres à travers un bus de données.....	136
3.3	Transfert à travers un MUX.....	137
3.4	Synchronisation des transferts	137
3.5	Application à la transformation d'un circuit séquentiel	139
4	<i>La mémoire RAM</i>	141
4.1	Lecture d'une RAM.....	142
4.2	Ecriture dans une RAM	142
4.3	Organisation linéaire	142
4.4	Organisation matricielle.....	143
5	<i>La mémoire cache</i>	145
	<i>Exercices</i>	148
	<i>Solutions</i>	149

CHAPITRE VIII: Architecture Opérative/Contrôle des C.I.

1	<i>notion d'architecture</i>	152
1.1	La partie opérative	153
1.2	La partie de contrôle.....	153
2	<i>Représentations d'une architecture</i>	153
2.1	Le comportement	153
2.2	Transformation d'un ASM en architecture	154
3	<i>Génération du dessin de la partie operative</i>	159
4	<i>Etude de cas: La Multiplication série</i>	160

5 Techniques d'optimisation	163
5.1 La technique d'ordonnancement	163
5.2 La technique de pipe-line	165
6 Applications	166
6.1 Le calcul du factoriel.....	166
6.2 La division.....	167
6.3 Le calcul de puissance.....	169
Exercices	171
Solutions	172

CHAPITRE IX: Architecture des Microprocesseurs

1 Introduction	176
2 Exemple d'architecture dite Von Neuman	177
2.1 Codage des instructions	177
2.2 Définitions des instructions ou ISA	178
2.3 Exemple de programme du microprocesseur	178
2.4 Logigramme de décodage de l'ISA.....	179
2.5 La partie opérative du microprocesseur	180
2.6 La partie contrôle du microprocesseur	181
2.7 Architecture complète du microprocesseur.....	182
3 Architectures CISC/RISC	186
3.1 La simplicité des instructions et des modes d'adresses	186
3.2 Le concept registre-registre ou (load/store).....	187
3.3 La mémoire hiérarchisée	187
3.4 Le pipe-line	187
3.5 La partie contrôle réalisée en hardware	187
3.6 Les compilateurs optimisants.....	188
3.7 Exemple d'architecture	188
4 Le multiprocessing.....	191
4.1 Architecture SMP (ou Architecture à mémoire partagée).....	191
4.2 Architecture MMP (ou Architecture à mémoire distribuée)	192
5 L'évolution des microprocesseurs.....	192
6 Perspectives.....	193

<i>Annexe I: Le Langage VHDL</i>	194
<i>Bibliographie</i>	203
<i>Index</i>	204